HDL

Verilog 的测试平台写法不熟？你可以先看看这个《A Verilog HDL Test Bench Primer》。内容比较系统，讲得也挺接地气，尤其适合刚开始用 Verilog 写验证逻辑的朋友。 Verilog 的测试平台其实就是用来验证你写的模块靠不靠谱。这份文档从头到尾把流程梳理清楚了，比如怎么写initial块、always块，怎么实例化你的模块，怎么打激励信号，还教你用$display和$monitor观察输出——都是干货，挺实用的。 像你经常调试 CPLD 或 FPGA 的小项目，这文档里的Count16计数器模拟就挺有参考价值的。它把从信号生成到结果监测的过程一条龙展示，照

Matlab开发 - Matlab HDL 生成示例，演示如何从 Matlab 代码生成 HDL 的几个基本教程。

利用HDL编码器在FPGA平台上实现了形态梯度运算，用于灰度图像的边缘检测。该设计通过ModelSim和Xilinx ISE进行了仿真与综合验证。算法核心是从膨胀图像中减去腐蚀图像，提取出图像边缘信息，可应用于后续图像处理任务。

HDL Coder用户指南 R2014详细介绍了如何使用MATLAB和Simulink进行硬件描述语言（HDL）代码生成。本指南包含了从建模到验证和实现的全面流程，适用于电子系统设计工程师和软件开发人员。

MATLAB 的 fP 风格加上HDL Coder，用来做显微图像，还挺香的。尤其是做形态学梯度这种操作，用硬件加速，速度提升那是立竿见影。项目里通过先膨胀、再腐蚀，一减，搞定边缘提取这一块。蛮适合你在做微观结构识别或者图像增强方面的任务，比如灰度图像里的细胞边界。用morp_gradient文件里封装好的逻辑，可以直接跑，而且验证部分也做得挺扎实的，省你不少时间。如果你用的是FPGA或者其他嵌入式设备，HDL Coder 能帮你把 MATLAB 代码转成Verilog或者VHDL，部署硬件也方便多了。推荐你用 MATLAB 的Test Manager去跑一遍测试，兼容性和准确率都比较稳。项目

该模块为具有1k像素和2抽头的DALSA Spyder 3相机（型号S3-20-01k40）提供Camera Link像素流解码。它使用HDL Coder生成代码，并在Artix 7 FPGA上使用Xilinx Vivado进行了测试。该块以一个行周期的延迟输出相机行。这是因为像素没有按顺序到达并且必须被缓冲。line_valid输出上的高电平表示有效行数据。

Microsemi FPGA板的HDL Verifier支持包包含用于在受支持的Microsemi FPGA和SoC FPGA板上使用HDL Verifier进行FPGA-in-the-loop仿真的板定义文件。通过FIL仿真，使用MATLAB或Simulink在真实硬件中测试任何现有HDL代码的设计。HDL代码可以手动编写，也可以使用HDL Coder从模型子系统生成。支持的板包括Microsemi PolarFire评估套件和Microsemi SmartFusion2高级开发套件。此支持包适用于R2018a或更高版本。

matlab开发了一款支持HDL的14位负偏差检测器。由于默认的1d Simulink边缘检测器与HDL编码器不兼容，因此提供了这个替代方案。

我利用HDL编码器成功实现了基于FPGA的Sobel颜色边缘检测器。此设计已在配备VGA接口的Spartan3E板上进行了有效测试。我的动机是为了克服灰度图像Sobel边缘检测的限制。

英特尔FPGA主板的HDL Verifier支持包提供了用于在FPGA在环仿真中定义主板和使用MATLAB或Simulink测试HDL代码的工具。通过FIL仿真，可以实时观察设计的信号，并使用MATLAB进行分析和验证。